555定时器引脚图介绍，一起了解一下

555定时器引脚图介绍

导语：555定时器是一种我们常用的具有多种用途的模拟集成电路，555定时器能够产生的波形在一些家电、控制器、电子玩具等有一些应用，今天跟着小编一起去看看555定时器引脚图，并且一起了解一下555定时器吧。

555定时器引脚图介绍，一起了解一下

555定时器引脚图及引脚描述：555定时器中有八个脚，每个脚的电压输入端都是不一样的，要用UCC来表示，今天就从这八个脚来了解一下555定时器引脚图吧。

1脚是接地的，2脚是作为触发的输入端口，3脚是作为输出的端口，能够在输出的状态能够得以控制，3脚的输出感受器上接到信号后，会使6脚和2脚得以控制。

当2脚的触发器感受到高于A1的输入，就会归置到复位的状态。其中这八个脚中，2脚和6脚是作为互补脚，2脚对低于电压具有平起的作用，对高雅没有任何的作用，在这个时候，3脚是处于高压的电平状态;6脚是一个阈值端口，对高压平起有作用，在低压平起状态完全不起任何作用。3脚的电压很是接近电源的电压，它的输出的电流能够达到200mA。

4脚是复位端口，不得低于零点四伏特，2脚和6脚在任何状态都会使3脚的输出会是低电平的状态。5脚是整个定时器的控制端口，7脚是定时器的放电的端口，和3脚是处于同步的状态，特别是它们所输出的电平是一样的，但是它们之间还是有不同的，那就是7脚是没有输出的电流，因此，3脚被我们规定成为是实高(低)，而7脚被我们规定成为虚高(低)。

经过555定时器引脚图的了解，我们再一起来了解一下555定时器吧。555定时器引脚图就是一种集成电路，对555定时器的应用很是广泛：

1、555定时器应用到构成的施密特触发器上，特别是在TTL的系统接口上得以广泛应用，还有就是在整形的电路中被应用。

2、555定时器应用到构成谐振荡器，能够与组合信号结合，形成电路。

3、555定时器应用到构成的单稳态的触发器上，在一定程度上能够延时一些定时的开关等。

经过小编对555定时器引脚图和555定时器的应用介绍，大家是不是对555定时器引脚图有了个大致的了解呢，希望能够帮助到那些想了解555定时器引脚图的朋友们。

土巴兔在线免费为大家提供“各家装修报价、1-4家本地装修公司、3套装修设计方案”，还有装修避坑攻略！点击此链接：【

ic555 各个引脚的功能是什么?

无论是进口或国产的时基555集成电路，还是用何种材料封装，其内部电路原理和管脚的功能则是完全一致的。其各管脚功能如下：

①脚接电源地线，即电源的负极；

②脚为低电位触发端，简称低触发端；

③脚为输出端，可将继电器、小电动机及指示灯等负载的一端与它相连，另一端接地或电源的正极；

④脚为低电位复位端；

⑤脚为电压控制端，主要是用来调节比较器的触发电位；

⑤脚为高电位触发端，简称高触发端；

⑦脚为放电端；

⑧脚接电源正极。

555芯片的管脚的作用，详细介绍，分别叫什么，求回复！

1地 GND 2触发 3输出 4复位 5控制电压 6门限(阈值） 7放电 8电源电压Vcc 1脚：GND(或VCC)源负端VSS或接地，一般情况下接地。 2脚：TR低触发端。 3脚：OUT（或Vo）输出端。 4脚：R是直接清零端。当R端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5脚：CO(或VC)为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。 6脚：TH高触发端。 7脚：D放电端。该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个5kΩ的等值电阻串联而成。电阻分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc，加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。比较器由两个结构相同的集成运放C1、C2组成。高电平触发信号加在C1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本RS触发器R端的输入信号；低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器S端的输入信号。基本RS触发器的输出状态受比较器C1、C2的输出端控制。 8脚：VCC(或VDD)外接电源VCC，双极型时基电路VCC的范围是4.5～16V，CMOS型时基电路VCC的范围为3～18V。一般用5V。

555芯片8个引脚的作用，要全面点的，做定时的时候各个脚应该怎么连？后用电路图帮忙讲解一下

1脚 接地，4.8脚电源，2.6.7脚输入5脚是起震电容。电容C是决定定时时间的电容，改变容量就可以改变定时的时间。3 脚是输出的，定时时间到时是高电位，平时是低电位，可以驱动一个极管，比如8550之类，要加大驱动能力必须再接继电器。Vi是定时触发信号输入，当有一个负信号输入时定时开始计时，时间到3脚就有高电平信号输出

ic555 各个引脚的功能是什么?

鉴于各种双极型的555集成块的内部电路大同小异，下面我们以CA555为例分析其内部电路和原理。从CA555时基电路的内部等效电路图中可看到，VTl-VT4、VT5、VT7组成上比较器Al，VT7的基极电位接在由三个5kΩ电阻组成的分压器的上端，电压为??VDD；VT9-VT13组成下比较器A2，VTl3的基极接分压器的下端，参考电位为??VDD。在电路设计时，要求组成分压器的三个5kΩ电阻的阻值严格相等，以便给出比较精确的两个参考电位??VDD和??VDD。VTl4-VTl7与一个4.7kΩ的正反馈电阻组合成一个双稳态触发电路。VTl8-VT21组成一个推挽式功率输出级，能输出约200mA的电流。VT8为复位放大级，VT6是一个能承受50mA以上电流的放电晶体三极管。双稳态触发电路的工作状态由比较器A1、A2的输出决定。

555时基电路的工作过程如下：当2脚，即比较器A2的反相输入端加进电位低于??VDD的触发信号时，则VT9、VTll导通，给双稳态触发器中的VTl4提供一偏流，使VTl4饱和导通，它的饱和压降Vces箝制VTl5的基极处于低电平，使VTl5截止，VTl7饱和，从而使VTl8截止，VTl9导通，VT20完全饱和导通，VT21截止。因此，输出端3脚输出高电平。此时，不管6端(阈值电压)为何种电平，由于双稳态触发器(VTl4-VTl7)中的4．7kΩ电阻的正反馈作用(VTl5的基极电流是通过该电阻提供的)，3脚输出高电平状态一直保持到6脚出现高于??VDD的电平为止。当触发信号消失后，即比较器A2反相输入端2脚的电位高于??VDD，则VT9、VTll截止，VTl4因无偏流而截止，此时若6脚无触发输入，则VTl7的Vces饱和压降通过4.7kΩ电阻维持VTl3截止，使VTl7饱和稳态不变，故输出端3脚仍维持高电平。同时，VTl8的截止使VT6也截止。当触发信号加到6脚时，且电位高于??VDD时，则VTl、VT2、VT3皆导通。此时，若2脚无外加触发信号使VT9、VTl4截止，则VT3的集电极电流供给VTl5偏流，使该级饱和导通，导致VTl7截止，进而VTl8导通，VTl9、VT2。都截止，VT21饱和导通，故3脚输出低电平。当6脚的触发信号消失后，即该脚电位降至低于??VDD时，则VTl、VT2、VT3皆截止，使VTl5得不到偏流。此时，若2脚仍无触发信号，则VTl5通过4.7kΩ电阻得到偏流，使VTl5维持饱和导通，VTl7截止的稳态，使3脚输出端维持在低电平状态。同时，VTl8的导通，使放电级VT6饱和导通。通过上面两种状态的分析，可以发现：只要2脚的电位低于??VDD，即有触发信号加入时，必使输出端3脚为高电平；而当6脚的电位高于??VDD时，即有触发信号加进时，且同时2脚的电位高于??VDD时，才能使输出端3脚有低电平输出。4脚为复位端。当在该脚加有触发信号，即其电位低于导通的饱和压降0.3V时，VT8导通，其发射极电位低于lV，因有D3接入，VTl7为截止状态，VTl8、VT21饱和导通，输出端3脚为低电平。此时，不管2脚、6脚为何电位，均不能改变这种状态。因VT8的发射极通过D3及VTl7的发射极到地，故VT8的发射极电位任何情况下不会比1.4V电压高。因此，当复位端4脚电位高于1.4V时，VT8处于反偏状态而不起作用，也就是说，此时输出端3脚的电平只取决于2脚、6脚的电位。

根据上面的分析，CA555时基电路的内部等效电路可简化为如图所示的等效功能电路。显然，555电路(或者专556电路)内含两个比较器A1和A2、一个触发器、一个驱动器和一个放电晶体管。两个比较器分别被电阻R1、R2和R3构成的分压器设定的??VDD和??VDD。参考电压所限定。为进一步理解其电路功能，并灵活应用555集成块，下面简要说明其作用机理。从图1—5可见，三个5kΩ电阻组成的分压器，使内部的两个比较器构成一个电平触发器，上触发电平为??VDD，下触发电平为??VDD。在5脚控制端外接一个参考电源Vc，可以改变上、下触发电平值。比较器Al的输出同或非门l的输入端相接，比较器A2的输出端接到或非门2的输入端。由于由两个或非门组成的RS触发器必须用负极极性信号触发，因此，加到比较器Al同相端6脚的触发信号，只有当电位高于反相端5脚的电位时，R—S触发器才翻转；而加到比较器A2反相端2脚的触发信号，只有当电位低于A2同相端的电位??VDD时，R—S触发器才翻转。

通过上面对等效功能电路和CA555时基电路的内部等效电路的分析，可得出555各功能端的真值表。

引脚 2 6 4 3 7

电平 ≤?? VDD 1.4V 高电平 悬空状态

电平

电平 ?? VDD 1.4V 保持电平 保持

电平 0.3V 低电平 低电平